圖書(shū)分(fēn)類
Book classification
Book classification
聯系我們
長沙市越華文化傳播有限公司
24小(xiǎo)時(shí)聯系電(diàn)話(huà)：1∞§≥8674889522
電(diàn) 話(huà)：0731-85625360/85648249β≥
/82909688
QQ：136904408/1287292219
公司地(dì)址：湖(hú)南(nán)省長(cháng)沙市(shì)天心區(qū)芙蓉中路(↓ lù)三段266号弘林(lín)國(guó)際大(dà)廈12樓
您現(xiàn)在所在的(de)位置：網站首頁 〉暢銷圖書(shū) 〉深入淺出玩(wán)轉FPGA …
深入淺出玩(wán)轉FPGA 第2版
标準書(shū)号：9787512411616
出版日(rì)期：2013年(nián)7月(yuè)
作(zuò)者：吳厚航
出版社：北(běi)京航空(kōng)航天大(dà)學出版社
價 格:￥37.5
內(nèi)容簡介
目 錄
第一(yī)部分(fēn) 基礎普及
筆(bǐ)記1 初識FPGA
一(yī)、關于FPGA的(de)一(yī)些(xi♣πλē)基本概念
二、關于FPGA的(de)基本結構
筆(bǐ)記2 應用(yòng)領域
一(yī)、邏輯粘合與實時(shí)控制(zhì)
二、信号處理(lǐ)與協議(yì)實現(xiàn)
三、片上(shàng)系統
筆(bǐ)記3 開(kāi)發流程
一(yī)、需求分(fēn)析到(dào)模塊φ 劃分(fēn)
二、設計(jì)輸入到(dào)綜合優化(huà)
三、實現(xiàn)到(dào)時(shí)序收斂
四、仿真測試到(dào)闆級調試
第二部分(fēn) 設計(jì)技(j₽♥∏Ωì)巧
筆(bǐ)記4 基本語法
一(yī)、可(kě)綜合的(de)Verilog語法子(zǐ)集
二、ifelse與case語句分(fēn)析
三、Verilog代碼優化(huà)之® ♣≥for語句
四、inout用(yòng)法淺析
五、從(cóng)Technology≠< Map Viewer看(kàn)4輸入LUT
六、關于注釋
七、解讀(dú)Verilog代碼的(de)一(yī)點經∑λ ∏驗
筆(bǐ)記5 漫談狀态機(jī)設計(jì)
一(yī)、狀态機(jī)的(de)基本概念
二、三種不(bù)同狀态機(jī)寫法
筆(bǐ)記6 複位設計(jì)
一(yī)、異步複位與同步複位
二、複位與亞穩态
三、異步複位、同步釋放(fàng)
四、PLL配置後的(de)複位設計(jì)
筆(bǐ)記7 FPGA重要(yào)設計(jì)思想及工(gōng)程應用(yòng)
一(yī)、速度和(hé)面積互換原則
二、乒乓操作(zuò)及串／并轉換設計 φ ∑(jì)
三、流水(shuǐ)線設計(jì)
四、邏輯複制(zhì)與模塊複用(yòng)
五、模塊化(huà)設計(jì)
六、時(shí)鐘(zhōng)設計(jì)技(jì)巧
筆(bǐ)記8 基于FPGA的(de)跨時(shí)鐘(zhōng)域信号處理(lǐ)
一(yī)、同步設計(jì)思想
二、單向控制(zhì)信号檢測
三、專用(yòng)握手信号
四、搞定亞穩态
五、借助于存儲器(qì)
第三部分(fēn)仿真測試
筆(bǐ)記9 簡單的(de)Testbench設計(jì)
一(yī)、Testbench的(de)基本概念
二、簡單Testbench的(de)搭建
筆(bǐ)記10 Testbench書(shū)寫技(jì)巧
一(yī)、封裝有(yǒu)用(yòng)的(↑÷ de)子(zǐ)程序
二、關于變量的(de)定義
三、HDL的(de)并行(xíng)性
四、結構化(huà)Testbench
五、讀(dú)／寫紊亂狀态
六、防止同時(shí)調用(yòng)ta÷®"&sk
筆(bǐ)記11 測試用(yòng)例設計(jì∏★φ)
一(yī)、模拟串口自(zì)收發通(tōng)信
二、乘法器(qì)全覆蓋測試
三、可(kě)重用(yòng)MCU讀(dú♠₹£)／寫設計(jì)
第四部分(fēn) 時(shí)序分(fēn)析
第五部分(fēn) 實踐經驗與感悟
第六部分(fēn) 項目應用(yòng)
第七部分(fēn) 網絡雜(zá)文(wén)
